热处理技术应对新工艺新材料的挑战

现在，半导体工业正处在一个新的转折点：掺杂杂质的分布轮廓正在向纳米水平靠近，其分布会严重影响器件性能。这就要求我们能够将杂质扩散和活化程度控制在前所未有的水平上，包括提高活化程度和减小热预算等要求。 

　　“栅极堆栈结构、衬底材料和接合形成方法都会出现新的变化。”Applied Materials前段产品部副总裁兼总经理Randhir Thakur说，“以上各领域都会出现新材料、新工艺、新产品开发或者新结构。如果应变硅、提升源极和SiON的工艺整合能够继续推动每年17%的性能增长速度，我们就会延迟对高k材料的需求。实际上，时间是关键因素。芯片制造商没有时间去研究这些新材料和新功能，并将他们引进到半导体工艺中，通过学习曲线进行适当的整合，然后生产出新的芯片，最后投向市场。”Axcelis Technology公司RTP工艺技术经理Jeff Hebb认为RTP有两大重要发展趋势。“首先是形成金属硅化物。当我们从130nm发展到90nm以及65nm时，金属硅化物会从硅化钴转变到硅化镍。几乎所有人都认为65nm工艺必须采用金属镍，甚至有人认为90nm工艺时代后期一些高性能器件就要用到它。” 

　　Mattson Technology公司RTP产品事业部技术总监Paul Timans预计在减小热预算的推动下，RTP应用范围会进一步扩展。他说：“既然我们已经进入纳米世界，那么对器件结构中的杂质扩散进行更加精确的控制将是十分必要的，因为杂质分布轮廓发生轻微变动就会影响器件性能。RTP另外一个非常重要的应用领域是通过退火工艺以及新材料（包括应变硅和SOI）中掺杂杂质热活化工艺的优化将寄生电阻和寄生电容降低到最小值。” 

栅极和高k电介质

　　Thakur说：“只要想象一下晶体管及其周边的情况，我们就能发现几大基本结构。首先是最基本的栅极堆栈结构。栅极堆栈结构中，通常我们都使用氧化硅，而且在没有重大改变的情况下，通过微缩工艺，晶体管基本性能取得了每年17%的增长速度。现在，我们引进了新材料--氮化氧化硅，该电介质仍然是无定形体材料，氧化硅仍然是其基本组成成分。”逻辑产品从130nm工艺就开始采用氮化氧化硅技术，其它产品则取决于设计规则的变化。这种改变正在持续进行中。在应用氮化氧化硅材料的同时，多晶硅电极结构仍然保持不变。 

　　传统的氧化硅标准掺杂（有时是离子注入）多晶硅栅极结构已经逐步过渡到金属硅化物、然后是氮化氧化物结构。“65nm工艺将开始使用高k电介质。”Thakur说，“那时，芯片制造商将会考虑使用金属栅极或高度掺杂的电极取代多晶硅电极。事实上，逻辑产品供应商已经开始讨论金属栅极的问题了。从栅极堆栈的角度来看，使用金属栅极已经是非常明显的趋势了。” 

　　从65nm工艺开始的另一重大变化就是硅衬底的改变。Thakur说：“我们已经拥有晶片表面外延和整体外延技术，并且开始考虑采用提升源漏极结构，从而可以在外延结构中引进新功能：选择性工艺。过去二十几年中我们从来都没有采用过选择性钨和选择性FSG工艺。但是与DRAM一样，为提升源漏极结构采用选择性外延技术是确实可行的。传统外延技术已经非常成熟，你可以加入锗提高驱动电流。” 

　　逻辑产品则看中了SOI衬底。尽管SOI技术还有一些问题有待解决，但是对于逻辑产品来说SOI具有明显的散热优势。要想让器件制造商采用某项技术，它必须具有低成本和高性能的优势。当工程师使尽浑身解数达到现有工艺的物理极限时，在某些方面进行改变是不可避免的。45nm工艺是否会采用SOI还不确定，但是人们普遍认为32nm工艺一定会采用SOI。Thakur说：“问题是如何制作超薄接合。从65nm工艺开始，接合变得非常浅，因此与通道相关的问题将开始显现出来。首先是对接合进行离子注入，然后是接合的形成。过去的热处理方法已经无法被接受了。这将导致可用掺杂杂质种类的改变，因为我们要求能在有限的接合上得到更高的传导率。”至于接合形成，人们会继续尝试使用一些传统方法例如RTP进行热处理和减小热预算，也许还会采用激光加热或者一些新的尖峰退火方法。 

　　Tokyo Electron Ltd.战略专家Bob Soave指出，关于先进栅极堆栈结构人们已经讨论了几乎十年。“这是因为人们担心微缩工艺使SiO2层不断变薄，最终导致漏电流过大。曾经有人预言0.18um以下工艺不再能够使用SiO2。然而，SiO2的使用已经超出了任何人的预计，而且还能坚持一段时间。尽管如此，继续微缩已经快达到现有材料的物理极限了，因此我们需要用其它电介质和电极材料代替SiO2。” 

　　这些材料可能可以通过热反应或和化学反应得到，它们不象硅氧化或硅烷沉积制备多晶硅那样简单。Soave说，“因为化学反应较复杂，而且相对来说我们也不清楚其反应机理，所以主要的问题是如何通过工艺过程控制膜的成分和电学性质，为生产制造开发出可以重复工作的反应器，并将其整合到生产线中去。” 

　　TEL热处理系统事业部副总裁Michael Grant在考虑高k电介质和金属栅极时发现了一些重要问题。“首先基本材料和科学的研究，然后是整合方面的问题。两年前，如果你向美国主要的逻辑器件制造商咨询他们65nm工艺的栅极策略时，他们都预计会推出高k电介质与金属栅极的试生产产品。这种状况一直持续了两年。现在他们谨慎多了，认为有可能在65nm工艺时代末期采用这种结构，而45nm是最可能采用这种结构的时期。目前，该项技术还仍然存在许多与整合相关的问题有待解决。” 

　　现在是器件制造商使用SiO2栅极电介质的最后阶段了。Grant说。TEL热处理系统工艺经理Tony Dip说：“微缩技术得益于电压的降低。但是现在市场上的一些高端产品，其功耗大于100W，而芯片面积小于1平方英寸（也许接近0.52平方英寸甚至更小）。我不知道是否有人关心微缩带来的其它问题，还是只要产品具有合适的运行速度和驱动电流就可以了。一方面你要得到满意的驱动电流，另一方面要减小漏电流--你该怎样在两者之间取得平衡呢？整合是一种方法，改变材料是另一种方法。芯片制造商将会在这两者之间选择更简单的那种。” 

　　现在已经出现了一些新材料的变化，例如高k电介质和金属栅极。看起来它们将同时被采用，甚至有人认为没有两者互相配合就不可能根本解决问题。“问题是这一技术尚未完善，还不能正常ぷ鳌！盌ip说，“高k电介质在硅表面的电学响应非常复杂，而且电介质变薄会降低MOSFET通道迁移率。因此，使电介质继续变薄或采用高k电介质可能都是行不通的。如果你想消除漏电流，你就必须提高功耗，将驱动电流提高到合适的水平。但是高k电介质的很多优点就发挥不出来了。”高k电介质仍然是遥远的梦想。高k电介质成为未来技术的可能性越来越小。一些领先的IDM公司准备采用新颖的应变层技术。现在，他们生产的所有晶体管都采用氮化氧化硅作为栅极电介质，他们准备通过应变层技术--而不是高k电介质--进一步改善其性能。